如何使用xilinx pcie的源代码

2024-05-19 19:45

1. 如何使用xilinx pcie的源代码

采用AVNET公司的Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 
XC5VSX95T-FF1136的板子。采用ISE11.3环境。
步骤：
一，建立一个ISE工程：
BMDforPCIE工程的建立方法:
bmd_sx50t文件夹包含BMD Desin for the Endpoint PCIE的全部源文件，但还未构成一
个工程。其中bmd_design文件夹里的源代码主要分布在三个文件夹中：
dma_performance_demo和example_design和source。

dma_performance_demo是dma例子的源代码。该文件夹是从xilinx公司的xapp1052应用

例中得到的。
example_design是PIO例子的源代码。
source是PCIE核的源代码。（PCIE Endpoint v1.12不再包含NGC文件，只有源代码）
在建立一个新的工程来实现BMD for PCIE时，要用到的源文件包括source里的所有文件
、dma_performance_demo里BMD文件夹下的部分文件，和common文件夹中的所有文件、以
及example_design中的xilinx_pci_exp_ep.v文件和.ucf文件。将这些文件加入工程后，
必须设置工程中某些包含'define的文件被所有文件包含，设置方法如下：Right-click 
the macro define file, and choose Source Properties. And then check "Include 
as Global file in Compile List".


建立后的bmd_sx50t_ise文件夹包含BMD Desin for the Endpoint PCIE的全部ISE工程文
件，打开工程即可综合、实现、生成.bit文件。
二，将生成的.bit或者（.mcs）文件下载到板子里。
烧写sx50t和的flash的步骤：
1）首先生成PROM File(.mcs)
   a,双击PROM File Formatter
   b,选BPI Flash的configure single FPGA
   c,选32M
   d,Data Width选x16
   e,add device file选file.bit文件
   f,双击Generate File
2）对Flash进行编程（JTAG线的速率要选择3M方可连上）
   a,双击Boundary Scan
   b,空白处右击选择Add Xilinx Device
   c,选file.bit
   d,右击SPI/BPI,选Add SPI/BPI Flash
   e,选file.mcs
   f,sx95t选28F256P30,sx50t选XCF128X作为BPI PROM
   g,右击FLASH,单机Program开始编程。
三，安装windows下的BMD驱动。下载成功后(指.mcs已下载到flash中)，将板子电源打开
，重启电脑后，即可在设备管理器中检测到Standard PCI RAM的硬件设备，重新安装该
设备的驱动，选中win32_driver文件夹中的oemsetupXP.inf，即可安装。
注：安装驱动时，PCIE核的vendor ID和device ID必须和oemsetupXP.inf里的一致，可

如何使用xilinx pcie的源代码

2. 如何使用xilinx pcie的源代码

采用AVNET公司的Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 
XC5VSX95T-FF1136的板子。采用ISE11.3环境。
步骤：
一，建立一个ISE工程：
BMDforPCIE工程的建立方法:
bmd_sx50t文件夹包含BMD Desin for the Endpoint PCIE的全部源文件，但还未构成一
个工程。其中bmd_design文件夹里的源代码主要分布在三个文件夹中：
dma_performance_demo和example_design和source。

dma_performance_demo是dma例子的源代码。该文件夹是从xilinx公司的xapp1052应用

例中得到的。
example_design是PIO例子的源代码。
source是PCIE核的源代码。（PCIE Endpoint v1.12不再包含NGC文件，只有源代码）
在建立一个新的工程来实现BMD for PCIE时，要用到的源文件包括source里的所有文件
、dma_performance_demo里BMD文件夹下的部分文件，和common文件夹中的所有文件、以
及example_design中的xilinx_pci_exp_ep.v文件和.ucf文件。将这些文件加入工程后，
必须设置工程中某些包含'define的文件被所有文件包含，设置方法如下：Right-click 
the macro define file, and choose Source Properties. And then check "Include 
as Global file in Compile List".


建立后的bmd_sx50t_ise文件夹包含BMD Desin for the Endpoint PCIE的全部ISE工程文
件，打开工程即可综合、实现、生成.bit文件。
二，将生成的.bit或者（.mcs）文件下载到板子里。
烧写sx50t和的flash的步骤：
1）首先生成PROM File(.mcs)
   a,双击PROM File Formatter
   b,选BPI Flash的configure single FPGA
   c,选32M
   d,Data Width选x16
   e,add device file选file.bit文件
   f,双击Generate File
2）对Flash进行编程（JTAG线的速率要选择3M方可连上）
   a,双击Boundary Scan
   b,空白处右击选择Add Xilinx Device
   c,选file.bit
   d,右击SPI/BPI,选Add SPI/BPI Flash
   e,选file.mcs
   f,sx95t选28F256P30,sx50t选XCF128X作为BPI PROM
   g,右击FLASH,单机Program开始编程。
三，安装windows下的BMD驱动。下载成功后(指.mcs已下载到flash中)，将板子电源打开
，重启电脑后，即可在设备管理器中检测到Standard PCI RAM的硬件设备，重新安装该
设备的驱动，选中win32_driver文件夹中的oemsetupXP.inf，即可安装。
注：安装驱动时，PCIE核的vendor ID和device ID必须和oemsetupXP.inf里的一致，可
以通过修改oemsetupXP.inf文件来实现。否则将提示“指定的位置不包含有关硬件的信息”。

3. ip核在fpga内部嘛

ip核在fpga内部嘛你好亲，[开心]在的用IP核生成的ROM、RAM都存在于FPGA内部的RAM中，掉电都会丢失。希望能帮助到您！【摘要】
ip核在fpga内部嘛【提问】
ip核在fpga内部嘛你好亲，[开心]在的用IP核生成的ROM、RAM都存在于FPGA内部的RAM中，掉电都会丢失。希望能帮助到您！【回答】
【提问】
这个图什么意思【提问】
wave：方波输入freq：测试出的方波频率duty_cycle:测试出的方波占空比wave是经过处理后的数字信号，不是外界的模拟信号。参考以下教程(5条消息) quartus频率计 时钟设置_FPGA学习altera 系列 https://blog.csdn.net/weixin_28746457/article/details/112397408希望能帮助到您！【回答】

ip核在fpga内部嘛

4. FPGA中 IP内核指的是什么？

IP（Intellectual Property）内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。它有几种不同形式。IP内核模块有行为（behavior）、结构（structure）和物理（physical）3级不同程度的设计，对应有主要描述功能行为的“软IP内核(soft IP core)”、完成结构描述的“固IP内核(firm IP core)”和基于物理描述并经过工艺验证的“硬IP内核(hard IP core)”3个层次。这相当于集成电路（器件或部件）的毛坯、半成品和成品的设计技术。
用更加便于理解的话来来说如下：
      软核是用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形势出现，应用开发过程与普通的HDL设计也十分相似，只是所需的开发硬软件环境比较昂贵。软IP的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软IP修正，在性能上也不可能获得全面的优化。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。
　　硬核提供设计阶段最终阶段产品：掩模。以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。
　　固核则是软核和硬核的折衷。大多数应用于FPGA的IP内核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的 RTL对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核)，可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可归类为固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于内核的建立(setup)、保持时间和握手信号都可能是固定的，因此其它电路的设计时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它电路的布局。
      软IP内核通常是用某种HDL（硬件描述语言HDL(Hardware Description Language)）文本提交用户，它已经过行为级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容易地借助于EDA综合工具与其他外部逻辑电路结合成一体，根据各种不同的半导体工艺，设计成具有不同性能的器件。可以商品化的软IP内核一般电路结构总门数都在5000门以上。但是，如果后续设计不当，有可能导致整个结果失败。软IP内核又称作虚拟器件。
最新文章
热门文章
推荐阅读